芯片制作的流程，首先是根据芯片的设计目的进行逻辑设计和规则制定，并根据设计图制作掩模，接下来就需要光刻技术将掩模投射到光敏胶上，再经历刻蚀、离子注入、薄膜沉积、化学机械研磨等步骤，最后再进入切割、贴片、封装、测试后才算完成。其中光刻是半导体芯片生产流程中最复杂、最关键的工艺步骤，可以说光刻的工艺水平直接决定芯片的制程水平和性能水平，芯片在生产中需要进行20-50次的光刻循环，耗时占整个生产环节的一半左右，占芯片生产成本的三分之一，所以，称光刻技术是整个芯片制造产业的核心也不为过。而今年的光刻工艺节点将来到5nm，在这个被称为工艺拐点的位置，将会有哪些技术上的全面革新呢？一起来研究一下吧。
一切都要从EUV光源说起
光刻工艺的核心就是光刻机，从基本原理来说，光刻机的投影能力，也即光学上能达到多小的分辨率角受制于光学衍射极限，根据瑞利判据，减小工艺因子常数、增大数值孔径和缩小光源波长可以缩小分辨率角，也就是实现更小的器件特征尺寸，但目前来看前两者已经几乎达到了物理极限，所以想要更进一步就需要发展更短波长光源。在7nm时代依然可以用193nm浸润式DUV深紫外光刻机，通过至少4次套刻曝光来实现，但缺点是成本很高，良率很低，也只有拥有大量经验的顶级代工厂才有能力做。但到5nm节点之后，DUV已经基本无法再支撑更多的套膜曝光，所以需要更短波长的光源，目前来看新选择就是13.5nm的极紫外EUV，还是以7nm节点为例，EUV光刻机只需一次掩模就能实现，无疑会大大减少相应的成本和时间，并明显提高良率。
EUV光刻机是5nm节点往后的的绝对核心
事实上对EUV光源的研究早在1980年代就已经开始，国内的长春光机所在2002年就研制出了EUV光刻原理装置，并在2017年研制出线宽32nm的EUV光刻投影曝光装置，不过科研与商用还是有着巨大的现实鸿沟。EUV光源需要至少205W以上的稳定输出功率，同时需要整个光刻机的体积和重量控制在合理范围内，并且低污染、易于维修维护，除此之外因为13.5nm属于超高能量光束，无会被透射型光学系统完全吸收，所以需要重新设计一套离轴反射镜系统，并且对镜面粗糙度要求极高，目前的钼硅多层反射膜对EUV光的反射率可以达到70%，但考虑到整套系统有多个反射面，所以最终抵达基板的光能其实已经很少，所以才需要高功率的EUV光源。
而目前来看，易于商用的EUV光源需要利用高强度脉冲激光来照射靶材，使其产生高温等离子体并辐射EUV光，ASML最新的EUV光刻机使用的就是二氧化碳激光器照射液滴型锡靶，达到了5~6%的能量转换率，也就是100W的激光器输入可以实现5~6W的EUV光输出，这已经是目前的极限水平。在此基础之上，还需要在光刻机内充入惰性气体并外加磁场，来严格控制靶材被照射后产生的金属碎屑，因为碎屑会损伤、污染反射膜并降低EUV光转换率，这显然是不能被接受的。
AMD 5nm roadmap
所以不难看出，虽然EUV是5nm之后的必需，但EUV光刻机本身就有非常多的难点需要攻克，目前最先进的型号是ASML的NXE 3400C型，多次套膜曝光的极限分辨率为1.5nm，可满足5nm（需极限分辨率2.4nm）甚至3nm节点的制造需求，还会推出输出功率达350W的产品……简单来说，光刻，尤其是先进工艺的光刻是一个需要超高投资的产业。而且别忘了，它还只是芯片生产的环节之一，设计时的EDA工具、制造过程中的检测，以及后续的封测工艺都必须跟上，才能完善整个链条。
在这方面，ASML近期又推出了自家的多光束前道量检测机HMI eScan1000，可以实现3x3阵列的9束检测光同时工作。简单来说，光检测就是向晶圆发射光线，通过反射的光线来对潜在的缺陷进行检测，而多光束则是指同时发射多道光束，且每道光束又由上万道细光束组成，相当于通过多线程处理的方式来提高检测效率，ASML官方宣称使用新检测机能让单位时间产能提高6倍之多……简单来说，5nm不仅是代工厂，更是设备厂和材料厂的一次全面升级，再加上目前各国对芯片产业的重视度都提高到了前所未有的地步，这意味着行业可能会迎来新一轮的洗牌。
晶体管之选，FinFET与GAA成分水岭
落到具体的产品设计来看，伴随着制程的不断下探，漏电、电压不稳等短通道效应将会不断加剧，所以晶体管的具体设计就非常重要了，早在2011年的22nm制程时代，英特尔就将FinFET鳍式场效应晶体管商业化，这个立体式的结构就是为了改善漏电并缩短晶体管栅长，但时隔近10年后这一结构还是否能在5nm甚至3nm时代发挥作用，半导体代工的三大巨头：台积电、英特尔和三星有成两派的趋势，台积电在今年第一季度法人说明会里透露了在3nm制程他们依然会延续FinFET的思路。与之对应的，英特尔和三星都选择了新式的GAA闸极全环晶体管工艺，英特尔预计2023年推出GAA技术5nm芯片，而三星则选择在3nm时代进入GAA时代。
5nm/3nm时代，晶体管的具体设计或将成为关键
如果成熟晶体管结构在先进工艺上依然能够保持性能、功耗等方面的优势，那么对于下游客户来说就不必做太大的设计改变，对代工厂本身来说也能够节省掉更换生产工具的成本，再加上规模经济的刺激，无疑将会是一个双赢的局面。但万一FinFET无法在更先进的制程下兑现性能，输给三星或英特尔GAA的话，结果就是下游厂商流失用户，代工厂丢掉订单，所以这一步的决策其实很关键。
而且对新型晶体管结构的探索其实也一直在继续，比如imc推出的全新结构Forksheet FET和GAA架构下的Complementary FETs……可以说很多上游厂商都对新时代所带来的机遇跃跃欲试。但说到底，先进半导体制造是一个无比“烧钱”的产业，所以追求新技术和控制成本这两手都得抓紧。并且考虑到这个产业链非常的长，决不能只把眼光放在光刻机等某一个环节上。
总体来说，今年的5nm制程因采用EUV光刻而牵动了整个产业链的同步进化，而且这种变化的方向是未知的，有可能会有一些我们现在熟悉的企业在未来发展几年后慢慢淡出视野，自然也可能会有一些新名字出现在大众视野当中。作为目前人类最精密的科技集大成者，先进制程的芯片工艺将很长时间都会是IT圈内的核心话题，尤其是“国际上如何发展，国内又将如何追赶”更将会是最受关注的主题，甚至可以说没有之一。
