来源：科学Sciences
图解CPU生产全过程——以intel CORE i7为例，展望CPU架构。本文简介英特尔Intel x86架构、生产制造CPU的原料和准备、CPU生产制造过程，并展望CPU的x86架构和RISC架构。其中，重新整理《图解intel Core i7 CPU生产全过程》，增加生产步骤中纳米级别的数据说明。
关键词：CPU，x86，RISC-V，图灵奖，帕特森，清华-伯克利国际实验室。
目录
图解CPU生产全过程——以intel CORE i7为例，展望CPU架构
一、英特尔Intelx86架构
二、制造CPU的基本原料
三、CPU制造的准备阶段
四、intelCore i7生产全过程图解
五、英特尔X86展望
六、清华-伯克利深圳学院RISC-V国际开源实验室
图解CPU生产全过程——以intel CORE i7为例，展望CPU架构
文|秦陇纪等，科学Sciences©20190617Mon
中央处理单元——CPU是现代计算机的核心部件，又称为“微处理器”。衡量计算机性能，要看CPU的生产制造规格与运行控制频率。而生产制造计算机，要先设计计算机系统架构，再生产出来。硬件制造完成后，还要有操作系统和应用程序，人类才可以使用计算机——史上最强大的信息处理工具。领域外，要严格确定保护相关知识产权，否则无以为继。本文简介CPU架构和生产知识。
一、英特尔Intel x86架构
Intel从8086开始，到286、386、486、586、P1、P2、P3、P4、i3、i5、i7、i9都用的同一种CPU架构，统称X86。(INTEL和AMD目前的处理器基本都是X86架构。IBM的POWER系列和ARM公司的产品不是X86架构。)从1978年6月8日，美国英特尔(Intel)公司发布新款16位微处理器“8086”，开创x86架构时代算起，Intel x86架构已经四十多年了，是世界上设计、生产、制造最多的CPU体系之一。
图2：Intel 8086处理器
X86架构(The X86 architecture)是微处理器执行的计算机语言指令集，指一个intel通用计算机系列的标准编号缩写，也标识一套通用的计算机指令集合。x86指的是特定微处理器执行的一些计算机语言指令集，定义了芯片的基本使用规则，一如今天的x64、IA64等。
虽然8086处理器发布之初没有获得太多关注，也没有被大范围采用，但它在PC业界带来的x86体系，成就了Intel如日中天的地位，也成为一种业界标准，即使是在当今强大的多核心处理器上也能看到x86的身影。在40年发展史中，x86家族不断壮大，从桌面转战笔记本、服务器、超级计算机、编写设备，期间还挫败或者限制了很多竞争对手的发展，让不少处理器厂商及其架构技术成为历史名字，即使有些封闭发展的也难以为继，比如苹果就已经放弃PowerPC了。
当然，不能忘了x86-64和EM64T的斗争。2003年，AMD推出了业界首款64位处理器Athlon 64，也带来了x86-64，即x86指令集的64位扩展超集，具备向下兼容的特点。当时Intel也在推行64位技术，但其IA64架构并不兼容x86，只是用在服务器处理器Itanium上。为了和AMD展开竞争，Intel也在2004年推出了自己的64位版x86，也就是EM64T。
对此，AMD和Intel互相指责对方，但无论如何至少推广了64位技术的发展和普及，也让x86技术得以继续发扬光大。加州大学伯克利分校计算机科学教授、RISC发明人之一大卫·帕特森(David Patterson)表示：“这证明，x86指令集的弹性完全可以拿来对付Intel，所以即使Intel统治了整个市场，其他公司依然可以改变x86的发展方向。”
x86是一个intel通用计算机系列的标准编号缩写，也标识一套通用的计算机指令集合，X与处理器没有任何关系，它是一个对所有*86系统的简单的通配符定义，例如：i386,586,奔腾(pentium)。由于早期intel的CPU都是如8086,80286来编号，整个系列的CPU都是指令兼容的，所以都用X86来标识所使用的指令集合如今的奔腾,P2,P4,赛扬系列都是支持X86指令系统的，所以都属于X86家族。
X86指令集是美国Intel公司为其第一块16位CPU(i8086)专门开发的，美国IBM公司1981年推出的世界第一台PC机中的CPU--i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加的X87芯片系列数学协处理器则另外使用X87指令，以后就将X86指令集和X87指令集统称为X86指令集。虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到今天的Pentium 4(以下简为P4)系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。
另外除Intel公司之外，AMD和Cyrix等厂家也相继生产出能使用X86指令集的CPU，由于这些CPU能运行所有的为Intel CPU所开发的各种软件，所以电脑业内人士就将这些CPU列为Intel的CPU兼容产品。由于Intel X86系列及其兼容CPU都使用X86指令集，所以就形成了今天庞大的X86系列及兼容CPU阵容。当然在台式(便携式)电脑中并不都是使用X86系列CPU，部分服务器和苹果(Macintosh)机中还使用美国DIGITAL(数字)公司的Alpha 61164和PowerPC 604e系列CPU。
x86架构的CPU对我们大多数人的工作、生活影响颇为深远。许多对电脑知识略知一二的朋友大多会知道CPU里面最重要的东西就是晶体管了，提高CPU的速度，最重要的一点说白了就是如何在相同的CPU面积里面放进去更加多的晶体管，由于CPU实在太小，太精密，里面组成了数目相当多的晶体管，所以人手是绝对不可能完成的，只能够通过光刻工艺来进行加工的。
这就是为什么一块CPU里面为什么可以数量如此之多的晶体管。晶体管其实就是一个双位的开关：即开和关。如果您回忆起基本计算的时代，那就是一台计算机需要进行工作的全部。两种选择，开和关，对于机器来说即0和1。那么您将如何制作一个CPU呢?下面，一步步讲述中央处理器从一堆沙子到一个功能强大的集成电路芯片的全过程。
二、制造CPU的基本原料
如果问及CPU的原料是什么，大家都会轻而易举的给出答案—是硅。这是不假，但硅又来自哪里呢?其实就是那些最不起眼的沙子。难以想象吧，价格昂贵，结构复杂，功能强大，充满着神秘感的CPU竟然来自那根本一文不值的沙子。当然这中间必然要经历一个复杂的制造过程才行。不过不是随便抓一把沙子就可以做原料的，一定要精挑细选，从中提取出最最纯净的硅原料才行。试想一下，如果用那最最廉价而又储量充足的原料做成CPU，那么成品的质量会怎样，你还能用上像现在这样高性能的处理器吗?
除去硅之外，制造CPU还需要一种重要的材料就是金属。目前为止，铝已经成为制作处理器内部配件的主要金属材料，而铜则逐渐被淘汰，这是有一些原因的，在目前的CPU工作电压下，铝的电迁移特性要明显好于铜。所谓电迁移问题，就是指当大量电子流过一段导体时，导体物质原子受电子撞击而离开原有位置，留下空位，空位过多则会导致导体连线断开，而离开原位的原子停留在其它位置，会造成其它地方的短路从而影响芯片的逻辑功能，进而导致芯片无法使用。
除了这两样主要的材料之外，在芯片的设计过程中还需要一些种类的化学原料，它们起着不同的作用，这里不再赘述。
三、CPU制造的准备阶段
在必备原材料的采集工作完毕之后，这些原材料中的一部分需要进行一些预处理工作。而作为最主要的原料，硅的处理工作至关重要。首先，硅原料要进行化学提纯，这一步骤使其达到可供半导体工业使用的原料级别。而为了使这些硅原料能够满足集成电路制造的加工需要，还必须将其整形，这一步是通过溶化硅原料，然后将液态硅注入大型高温石英容器而完成的。
而后，将原料进行高温溶化。中学化学课上我们学到过，许多固体内部原子是晶体结构，硅也是如此。为了达到高性能处理器的要求，整块硅原料必须高度纯净，及单晶硅。然后从高温容器中采用旋转拉伸的方式将硅原料取出，此时一个圆柱体的硅锭就产生了。从目前所使用的工艺来看，硅锭圆形横截面的直径为200毫米。
不过现在intel和其它一些公司已经开始使用300毫米直径的硅锭了。在保留硅锭的各种特性不变的情况下增加横截面的面积是具有相当的难度的，不过只要企业肯投入大批资金来研究，还是可以实现的。intel为研制和生产300毫米硅锭而建立的工厂耗费了大约35亿美元，新技术的成功使得intel可以制造复杂程度更高，功能更强大的集成电路芯片。而200毫米硅锭的工厂也耗费了15亿美元。
制成硅锭并确保其是一个绝对的圆柱体之后，下一个步骤就是将这个圆柱体硅锭切片，切片越薄，用料越省，自然可以生产的处理器芯片就更多。切片还要镜面精加工的处理来确保表面绝对光滑，之后检查是否有扭曲或其它问题。这一步质量检验尤为重要，它直接决定了成品CPU的质量。
新的切片中要掺入一些物质而使之成为真正的半导体材料，而后在其上刻划代表着各种逻辑功能的晶体管电路。掺入的物质原子进入硅原子之间的空隙，彼此之间发生原子力的作用，从而使得硅原料具有半导体的特性。今天的半导体制造多选择CMOS工艺(互补型金属氧化物半导体)。
其中互补一词表示半导体中N型MOS管和P型MOS管之间的交互作用。而N和P在电子工艺中分别代表负极和正极。多数情况下，切片被掺入化学物质而形成P型衬底，在其上刻划的逻辑电路要遵循nMOS电路的特性来设计，这种类型的晶体管空间利用率更高也更加节能。同时在多数情况下，必须尽量限制pMOS型晶体管的出现，因为在制造过程的后期，需要将N型材料植入P型衬底当中，而这一过程会导致pMOS管的形成。
在掺入化学物质的工作完成之后，标准的切片就完成了。然后将每一个切片放入高温炉中加热，通过控制加温时间而使得切片表面生成一层二氧化硅膜。通过密切监测温度，空气成分和加温时间，该二氧化硅层的厚度是可以控制的。
在intel的90纳米制造工艺中，门氧化物的宽度小到了惊人的5个原子厚度。这一层门电路也是晶体管门电路的一部分，晶体管门电路的作用是控制其间电子的流动，通过对门电压的控制，电子的流动被严格控制，而不论输入输出端口电压的大小。
准备工作的最后一道工序是在二氧化硅层上覆盖一个感光层。这一层物质用于同一层中的其它控制应用。这层物质在干燥时具有很好的感光效果，而且在光刻蚀过程结束之后，能够通过化学方法将其溶解并除去。
3.1光刻蚀
这是目前的CPU制造过程当中工艺非常复杂的一个步骤，为什么这么说呢?光刻蚀过程就是使用一定波长的光在感光层中刻出相应的刻痕，由此改变该处材料的化学特性。这项技术对于所用光的波长要求极为严格，需要使用短波长的紫外线和大曲率的透镜。刻蚀过程还会受到晶圆上的污点的影响。每一步刻蚀都是一个复杂而精细的过程。
设计每一步过程的所需要的数据量都可以用10GB的单位来计量，而且制造每块处理器所需要的刻蚀步骤都超过20步(每一步进行一层刻蚀)。而且每一层刻蚀的图纸如果放大许多倍的话，可以和整个纽约市外加郊区范围的地图相比，甚至还要复杂，试想一下，把整个纽约地图缩小到实际面积大小只有100个平方毫米的芯片上，那么这个芯片的结构有多么复杂，可想而知了吧。
当这些刻蚀工作全部完成之后，晶圆被翻转过来。短波长光线透过石英模板上镂空的刻痕照射到晶圆的感光层上，然后撤掉光线和模板。通过化学方法除去暴露在外边的感光层物质，而二氧化硅马上在陋空位置的下方生成。
3.2掺杂
在残留的感光层物质被去除之后，剩下的就是充满的沟壑的二氧化硅层以及暴露出来的在该层下方的硅层。这一步之后，另一个二氧化硅层制作完成。然后，加入另一个带有感光层的多晶硅层。多晶硅是门电路的另一种类型。由于此处使用到了金属原料(因此称作金属氧化物半导体)，多晶硅允许在晶体管队列端口电压起作用之前建立门电路。感光层同时还要被短波长光线透过掩模刻蚀。再经过一部刻蚀，所需的全部门电路就已经基本成型了。然后，要对暴露在外的硅层通过化学方式进行离子轰击，此处的目的是生成N沟道或P沟道。这个掺杂过程创建了全部的晶体管及彼此间的电路连接，没个晶体管都有输入端和输出端，两端之间被称作端口。
3.3重复这一过程
从这一步起，你将持续添加层级，加入一个二氧化硅层，然后光刻一次。重复这些步骤，然后就出现了一个多层立体架构，这就是你目前使用的处理器的萌芽状态了。在每层之间采用金属涂膜的技术进行层间的导电连接。今天的P4处理器采用了7层金属连接，而Athlon64使用了9层，所使用的层数取决于最初的版图设计，并不直接代表着最终产品的性能差异。
3.4测试封装测试过程
接下来的几个星期就需要对晶圆进行一关接一关的测试，包括检测晶圆的电学特性，看是否有逻辑错误，如果有，是在哪一层出现的等等。而后，晶圆上每一个出现问题的芯片单元将被单独测试来确定该芯片有否特殊加工需要。
而后，整片的晶圆被切割成一个个独立的处理器芯片单元。在最初测试中，那些检测不合格的单元将被遗弃。这些被切割下来的芯片单元将被采用某种方式进行封装，这样它就可以顺利的插入某种接口规格的主板了。大多数intel和AMD的处理器都会被覆盖一个散热层。
在处理器成品完成之后，还要进行全方位的芯片功能检测。这一部会产生不同等级的产品，一些芯片的运行频率相对较高，于是打上高频率产品的名称和编号，而那些运行频率相对较低的芯片则加以改造，打上其它的低频率型号。这就是不同市场定位的处理器。而还有一些处理器可能在芯片功能上有一些不足之处。比如它在缓存功能上有缺陷(这种缺陷足以导致绝大多数的CPU瘫痪)，那么它们就会被屏蔽掉一些缓存容量，降低了性能，当然也就降低了产品的售价，这就是Celeron和Sempron的由来。
当CPU被放进包装盒之前，一般还要进行最后一次测试，以确保之前的工作准确无误。根据前面确定的最高运行频率不同，它们被放进不同的包装，销往世界各地。
读到这，相信你已经对CPU制造流程有了一些比较深入的认识。CPU的制造，可以说是集多方面尖端科学技术之大成，CPU本身也就那么点大，如果把里面的材料分开拿出来卖，恐怕卖不了几个钱。然而CPU的制造成本是非常惊人的，从这里或许我们可以理解，为什么这东西卖这么贵了。
在测试这个环节很重要，比如你的处理器是6300还是6400就会在这个环节被划分，而 6300天生并不是6300，而是在测试之后，发现处理器不能稳定的在6400标准下工作，只能在6300标准下稳定工作，于是对处理器定义，锁频，定义 ID，封装，印上6300。
我们用AMD的来举例：同样核心的处理器都是一个生产线下来的，如果稳定工作在2.8GHz，1M*2的缓存下，就被定义为5600+，如果缓存有瑕疵，切割有问题的那一半，成为5400+，如果缓存没问题而频率只能在2.6G通过测试，那么就是5200+，如果缓存有瑕疵，就切割成为5000+…………一直把它测到3800+，如果还不稳定，要么想办法变成速龙64单核或者单核闪龙，或者就是出现过的ES版的双核闪龙。
如果出现批量不能工作在3800+条件下，而工作在3600+条件下，那么3600+就上市了，如果出现批量能工作在3G，1M*2条件下，那么6000+就上市了，这就是为什么处理器总是中等型号的先上市，高端和底端的后上市，当然后期工厂可能会节约成本专门开出底端的流水线，专门生产底端处理器，赛扬，闪龙的各种型号就相继上市，而高端的流水线因为个别处理器不稳定转变为底端处理器，例如将速龙64缓存切割就变为闪龙64。
四、intel Core i7生产全过程图解
沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子(尤其是石英)最多包含25%的硅元素，以二氧化硅(SiO2)的形式存在，这也是半导体制造产业的基础。
4.1硅熔炼：
12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭(Ingot)。
4.2单晶硅锭：
整体基本呈圆柱形，重约100千克，硅纯度 99.9999%。
4.3硅锭切割：
横向切割成圆形的单个硅片，也就是我们常说的晶圆 (Wafer)。顺便说，这下知道为什么晶圆都是圆形的了吧?
4.4晶圆：
切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。事实上，Intel自己并不生产这种晶圆，而是从第三方半导体企业那里直接购买成品，然后利用自己的生产线进一步加工，比如现在主流的45nm HKMG(高K金属栅极)。值得一提的是，Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米
4.5光刻胶(PhotoResist)：
图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。
4.6光刻：
光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。一般来说，在晶圆上得到的电路图案是掩模上图案的四分之一。
4.7光刻：
由此进入50-200纳米尺寸的晶体管级别。一块晶圆上可以切割出数百个处理器，不过从这里开始把视野缩小到其中一个上，展示如何制作晶体管等部件。晶体管相当于开关，控制着电流的方向。现在的晶体管已经如此之小，一个针头上就能放下大约3000万个。
4.8溶解光刻胶：
光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致
4.9蚀刻：
使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。
4.10清除光刻胶：
蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。
4.11光刻胶：
再次浇上光刻胶(蓝色部分)，然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。
离子注入(Ion Implantation)：在真空系统中，用经过加速的、要掺杂的原子的离子照射(注入)固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。
4.12清除光刻胶：
离子注入完成后，光刻胶也被清除，而注入区域(绿色部分)也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。
4.13晶体管就绪：
至此，晶体管已经基本完成。在绝缘材(品红色)上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。
4.14电镀：
在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极(阳极)走向负极(阴极)。
4.15铜层：
电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。
4.16抛光：
将多余的铜抛光掉，也就是磨光晶圆表面。
晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。
4.17晶圆测试：
内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。
4.18晶圆切片(Slicing)：
晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是一个处理器的内核(Die)。
晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步。
4.19单个内核：
内核级别。从晶圆上切割下来的单个内核，这里展示的是Core i7的核心。
封装：
封装级别，20毫米/1英寸。衬底(基片)、内核、散热片堆叠在一起，就形成了我们看到的处理器的样子。衬底(绿色)相当于一个底座，并为处理器内核提供电气与机械界面，便于与PC系统的其它部分交互。散热片(银色)就是负责内核散热的了。
4.20等级测试：
最后一次测试，可以鉴别出每一颗处理器的关键特性，比如最高频率、功耗、发热量等，并决定处理器的等级，比如适合做成最高端的Core i7-975 Extreme，还是低端型号Core i7-920。
4.21装箱：
制造、测试完毕的处理器要么批量交付给OEM厂商，要么放在包装盒里进入零售市场。
五、英特尔X86展望
英特尔推出X86架构已满40年了，同486相比，Pentium向前迈进了一大步，而PⅡ的前进步伐则没有这么大了，X86 CPU的发展似乎已到了尽头。英特尔非常清楚，是X86指令集限制了CPU性能的进一步提高，因此，他们正同惠普共同努力开发下一代指令集架构(Instruction Set Architecture，ISA)： EPIC (Explicitly ParallelInstruction Computing，显性并行指令计算)。对英特尔而言，IA-64(英特尔的64位架构)是下一个10到15年的架构。新的ISA将使英特尔摆脱X86架构的限制，从而设计出超越所有现有RISC CPU和X86 CPU的新型处理器。
那么EPIC的先进之处在什么地方呢？为什么英特尔会放弃使它成为芯片巨人的X86架构呢？
IA－32的问题：工程师可以通过提高每个时钟的指令执行数来提高性能，英特尔新的指令集的首要目的在于，让指令更容易解码，更容易并行执行。这样就可以不受限制地开发新型处理器。但是，对工程师而言，兼容8086的X86指令集一直是必须完成的任务。毕竟，兼容前代产品是使英特尔成长壮大起来的关键因素，而且还可以保护用户原先的投资和使用数以百万计应用软件。
既然如此，为什么又要放弃整个X86指令集重新开始呢？X86的不足在什么地方？
(1)可变的指令长度 X86指令的长度是不定的，而且有几种不同的格式，结果造成X86 CPU的解码工作非常复杂，为了提高CPU的工作频率，不得不延长CPU中的流水线，而过长的流水线在分支预测出错的情况下，又会带来CPU工作停滞时间较长的弊端。
(2)寄存器的贫乏 X86指令集架构只有8个通用寄存器，而且实际只能使用6个。这种情况同现代的超标量CPU极不适应，虽然工程师们采用寄存器重命名的技术来弥补这个缺陷，但造成了CPU过于复杂，流水线过长的局面。
(3)内存访问 X86指令可访问内存地址，而现代RISC CPU则使用LOAD/STORE模式，只有LOAD和STORE指令才能从内存中读取数据到寄存器，所有其他指令只对寄存器中的操作数计算。在CPU的速度是内存速度的5倍或5倍以上的情况下，后一种工作模式才是正途。
(4)浮点堆栈 X87 FPU是目前最慢的FPU，主要的原因之一就在于X87指令使用一个操作数堆栈。如果没有足够多的寄存器进行计算，你就不得不使用堆栈来存放数据，这会浪费大量的时间来使用FXCH指令(即把正确的数据放到堆栈的顶部)。
(5)4GB限制这似乎不是问题，但是，在2000年前，主流PC只有4MB内存，现在绝大部分PC装备了2G以上的内存，是以前的512倍，所以，PC内存突破16GB绝对不会令人惊讶，大型服务器已经使用了32GB以上的内存，突破64GB内存的情况已经出现。
(6)芯片变大所有用于提高X86 CPU性能的方法，如寄存器重命名、巨大的缓冲器、乱序执行、分支预测、X86指令转化等等，都使CPU的芯片面积变得更大，也限制了工作频率的进一步提高，而额外集成的这些晶体管都只是为了解决X86指令的问题。
六、清华-伯克利深圳学院RISC-V国际开源实验室
2019年6月12日，图灵奖得主、计算机体系结构领域享誉世界的顶级科学家大卫·帕特森(David Patterson)在瑞士宣布，将依托清华-伯克利深圳学院(TBSI)，建设RISC-V国际开源实验室(RISC-V International Open SourceLaboratory)，又称大卫·帕特森RIOS图灵奖实验室(以下简称RIOS实验室)。
图33：大卫·帕特森宣布依托TBSI建设RIOS实验室
大卫·帕特森为2017年图灵奖得主，美国科学院、工程院、艺术与科学学院三院院士，伯克利加州大学电子工程与计算机科学学院Pardee荣誉教授。他与清华有多年深厚的友谊和密切的合作，并于2018年获颁清华大学名誉博士学位。
作为计算机体系结构领域享誉世界的顶级科学家，大卫·帕特森最早提出“精简指令集”(RISC)体系。第五代精简指令集(RISC-V)是目前最新一代伯克利RISC处理器指令集，由帕特森教授带领的伯克利加州大学团队于2011年首次发布。RISC-V的硬件和软件技术发展吸引了世界各国的关注。
特别值得一提的是，该指令集完全开源并免费。大卫·帕特森院士一直坚持原创知识成果开源，希望以非商业性的开源运动带动RISC-V全球化，形成新的开源CPU生态体系。
RIOS实验室将瞄准世界CPU产业战略发展新方向和粤港澳大湾区产业创新需求，聚焦于RISC-V开源指令集CPU研究领域开展研究，建设以深圳为根节点的RISC-V全球创新网络。研究将极大地推动全球RISC-V技术的工业化进程和软硬件生态建设。RIOS实验室由大卫·帕特森院士担任实验室主任，将依托清华-伯克利深圳学院开展工作。
图35：大卫·帕特森为RIOS撰写的proposal(部分)
RIOS在西班牙语中意为河流，代表着汇聚资源，形成聚力。将实验室命名为RIOS，也传达了大卫·帕特森院士对开源的支持与对合作前景的美好祝福。未来依托该实验室将开展硕士、博士培养项目，并以此作为清华大学深圳国际研究生院核心学科建设的一部分，在教师和研究人员的选聘方面建立配套措施。
清华与伯克利加州大学的合作基础深厚。早在1979年，两校便签署了改革开放以来清华大学与国外大学的第一个学术交流协议。40年来，两校共同致力于解决全球面临的重大挑战，在能源、环境、健康、经济、社会发展等众多领域开展了合作研究。基于多年的合作互信关系，2014年，清华大学与伯克利加州大学在深圳市政府的支持下联合建立清华-伯克利深圳学院，凭借两校的综合学科优势和雄厚工科基础，吸引世界一流的生源与顶尖的教授和研究者，致力于培养产业科学家、解决中国的世界级问题。是秦陇纪向往的研究场所之一。
图36：大卫·帕特森与TBSI师生交流
RIOS实验室在深圳的建设也有着深远的意义，其研究方向契合深圳市战略性新兴产业布局，将极大推动RISC-V的工业化进程和在全球的广泛产业应用，进一步建立与全球各大公司的联系与合作。RIOS实验室落户深圳，还将为深圳聚集和培养面向处理器和开源硬件设计的高端急需人才，有助于深圳国际化科技生态圈建设及智能硬件产业链布局，提升粤港澳大湾区在RISC-V开源处理器全球生态圈中的话语权与影响力。
1,3. 最近更新：xs0kiss(2019-06-12). X86架构. [EB/OL], baike, https://baike.baidu.com/item/X86%E6%9E%B6%E6%9E%84,2019-06-12, visit date: 2019-06-17
2. 搜狐>汽车>正文. 图解 intel Core i7 CPU生产全过程. [EB/OL], sohu, http://www.sohu.com/a/320900924_465219, 2019-06-1610:00:00, visit date: 2019-06-17
4. 清华大学. 图灵奖得主依托清华-伯克利深圳学院建设RISC-V国际开源实验室. [EB/OL], sina, http://edu.sina.com.cn/l/2019-06-14/doc-ihvhiews8841336.shtml,2019-06-14 14:36, visit date: 2019-06-17
5. 秦陇纪. 人工智能起源与发展正史. [EB/OL], 科学Sciences. http://weixin.qq.com/,2019-06-06, visit date: 2019-06-07
x. 秦陇纪. 西方哲学与人工智能、计算机; 数据科学与大数据技术专业概论; 人工智能研究现状及教育应用; 数据资源概论; 文本数据溯源与简化; 大数据简化技术体系; 数据简化社区概述. [EB/OL], 数据简化DataSimp(微信公众号),https://dsc.datasimp.org/, http://www.datasimp.org, 2017-06-06
